在近日举行的国际电路系统研讨会ISCAS 2026上，华为技术有限公司高级研究员何庭波发表了题为“半导体新路径探索与实践”的主旨演讲，正式提出了指导半导体产业发展的全新原则——韬（τ）定律。这一创新性理论为半导体与电子系统的演进提供了全新思路，引发了业界广泛关注。
韬（τ）定律的核心在于以“时间（τ）缩微”取代传统的“几何缩微”作为半导体技术发展的新方向。该定律通过逻辑折叠等前沿技术，致力于持续压缩信号传播时延，同时提升晶体管密度，推动半导体与电子系统实现跨越式发展。这一理论突破了传统物理缩微的局限，为半导体产业开辟了新的发展空间。
为实现这一目标，华为创新性地提出了“逻辑折叠（LogicFolding）”技术，并构建了从器件到系统的多层级协同优化体系。该体系以系统性降低时间常数τ为核心，通过优化各层级设计，全面提升性能、能效和晶体管密度。在器件层面，通过改进晶体管结构和互连电阻，最大限度降低器件级时间常数；在电路层面，逻辑折叠技术突破了传统平面布局的限制，显著缩短关键路径走线长度，降低信号传播的电阻和电容负载，从而大幅提升晶体管密度和电路性能。
芯片层面，华为采用全栈软硬芯协同设计方法，结合软件、架构和芯片的优化，基于实际工作负载实现指令流和数据流的精细控制。这种方法提高了系统级并行度和效率，大幅缩短了端到端执行时间。在系统层面，华为定义了灵衢总线，重构了计算系统互联协议，实现了超节点的统一内存编址和原生内存语义，显著降低了系统通信时延。
据预测，基于韬（τ）定律的高端芯片技术将在未来取得重大突破。预计到2031年，这类芯片的晶体管密度将达到1.4纳米制程的同等水平，标志着半导体技术进入一个全新的发展阶段。这一成果不仅将推动电子设备性能的显著提升，也为人工智能、物联网等前沿领域的发展提供了强有力的技术支撑。
