科技巨头IBM近日宣布，在半导体领域取得了一项具有里程碑意义的突破——成功研发出全球首款制程节点小于1纳米的芯片技术，具体达到0.7纳米（即7埃米）。这一成果不仅刷新了传统芯片尺寸的极限，更将半导体行业推进至埃米级缩放时代，为计算性能的持续提升开辟了新路径。
该芯片采用革命性的三维“纳米堆叠”架构，在指甲盖大小的面积上集成了近千亿个晶体管，晶体管密度较IBM 2021年发布的2纳米芯片提升了一倍。这一突破得益于结构与材料的双重创新：通过将两个独立的晶体管（一个NFET和一个PFET）在垂直方向上堆叠，并利用超薄介质键合技术实现连接，键合氧化物厚度控制在30纳米以下，最大限度减少了垂直分离带来的电容损失。这种“顺序集成”方式与传统的单片式光刻和蚀刻工艺截然不同，允许各堆叠层使用不同材料组合，从而独立优化每个晶体管的性能和功耗。
实验验证显示，与IBM的2纳米节点芯片相比，新芯片预计可实现最高50%的性能提升或70%的能效改善。这一特性将为生成式人工智能、云基础设施及下一代电子设备提供强大算力支持。尤为引人注目的是，纳米堆叠架构使静态随机存取存储器（SRAM）的尺寸缩减了40%，远超从3纳米到2纳米节点升级时仅有的微小提升，被IBM研究院院长杰伊·甘贝塔称为“十多年来行业最大的SRAM缩放进步”。这一突破将显著满足先进AI工作负载对高带宽数据的需求。
IBM的突破并非孤立事件，而是基于其数十年来在半导体领域的持续创新。从20世纪60年代的早期半导体研究到全球首款2纳米芯片的发布，IBM始终引领着芯片技术的发展方向。此次研发工作在纽约州奥尔巴尼的半导体研究设施中完成，该设施即将引入由ASML开发的高数值孔径极紫外（High NA EUV）光刻工具。这一工具可实现超精密电路打印，为逻辑微缩的未来提供关键支持。IBM还与Lam Research Corp.、Tokyo Electron和SCREEN Semiconductor Solutions等合作伙伴共同开发了新的High NA EUV工艺和工具，并已成功产出可运行器件。
除了芯片技术的突破，IBM近期还宣布计划成立全球首家纯晶圆代工模式的量子代工厂Anderon。作为IBM旗下的独立公司，Anderon将整合IBM在量子计算和半导体领域的领先技术，助力美国成为全球量子晶圆的主要生产基地。这一举措进一步彰显了IBM在前沿科技领域的战略布局。
据IBM透露，纳米堆叠技术有望在未来5年内应用于亚1纳米节点的芯片生产，为半导体行业的持续缩放提供至少十年的技术路线图。这一突破不仅证明了即便芯片特征尺寸接近原子级别，性能和能效的持续提升仍是可能的，更为计算领域的下一个时代奠定了基础。
